@camo それより先に、オンダイキャッシュになってSlot形状の利点が霧散したからでは? 第一世代Pentium II末期のTDP 40W超を除けばそれよりも下ですし

@hadsn なるほど(よくわかってない)

@camo
・面積の大きい半導体は歩留まりがヤバい
・だから小さくしたい
・性能向上にはL2キャッシュを統合したい(1行目に戻る)
・なのでMCMしよう
・Socket形状じゃ都合が悪い
・じゃあSlot形状だ
・L2キャッシュがコアと一緒にできちゃったねえ
・Socket形状でよくね?

@hadsn 書いてから理解しました！そりゃ一緒のダイに載せられるならそうしますよね

@camo なんで、CeleronはさっさとSlot形状の店じまいをしているわけで (主流Pentiumよりも先にL2キャッシュ統合)

@hadsn なるほど完全に理解した。

番外編
AMD「は、ハイエンドを出さないと死んでしまう」→0.25umプロセスのK6-IIIでL2キャッシュを256KB統合しようとするも、歩留まりの悪さに沈む。0.18umプロセスでL2キャッシュを統合した後期Pentium IIIは256KBとなるも、128KBに半減させてCeleronの銘をつけていた